



E197

DONNER: SIMULADOR DO PROCESSADOR DLX EM ARCHC

Marcio Rogério Juliato (Bolsista FAPESP) e Prof. Dr. Paulo Cesar Centoducatte (Orientador), Instituto de Computação – IC, UNICAMP

Atualmente o desenvolvimento de sistemas computacionais tem utilizado linguagens como C/C++ pelos engenheiros de sistemas e *software*, enquanto engenheiros de *hardware* trabalham em VHDL e Verilog, causando dessa forma problemas de integração e depuração. Torna-se assim interessante a utilização de uma linguagem única, como SystemC, a qual é uma biblioteca em C++ voltada para descrição de sistemas. Como extensão de SystemC está-se desenvolvendo no LSC – IC, ArchC, cujo propósito é servir como uma linguagem de descrição de processadores com nível de abstração suficientemente alto para poder guiar ferramentas de *software* no redirecionamento automático do *back end* de um compilador e gerar simuladores com precisão de ciclos (*cycle-accurate*). Para verificar as funcionalidades dessa biblioteca desenvolveu-se um modelo comportamental do processador DLX em ArchC, com o intuito de servir como referência para modelos mais apurados, sejam eles estruturais ou com precisão de ciclos. Modelou-se em seguida o DLX com precisão de ciclos, referenciando-se nos modelos em SystemC e ArchC anteriormente desenvolvidos. Além disso, foram iniciados os trabalhos de modelamento de arquiteturas mais complexas como as VLIW, tomando como base o DSP TMS320C62x. Esse trabalho teve como objetivo a proposição novas características de modelagem e a depuração da biblioteca.

Arquitetura de Computadores – Compiladores - Simuladores