



Projeto e Construção de um Sistema de Estimulação para Interface Cérebro-Computador baseada em Potenciais Evocados Visualmente em Regime Estacionário

Palavras-Chave: Interface cérebro-computador; Sistema de estimulação; potenciais evocados visualmente em ritmo estacionário

Autores/as:

BRUNO CÉSAR GIACOMAZZI [FEEC/UNICAMP]

Prof. Dr. RAFAEL FERRARI (orientador) [DCA/FEEC/UNICAMP]

INTRODUÇÃO:

O presente trabalho tem como objetivo o projeto e construção de um sistema de estimulação visual para Interface Cérebro-Computador, ou BCI (do inglês, Brain Computer Interface), bem como sua validação para garantir o seu correto funcionamento. O sistema permite a geração de vários estímulos em frequências configuráveis ao mesmo tempo que registra e envia ao computador a fase de todos eles para auxiliar em estudos relacionados ao uso da fase do sinal cerebral evocado em BCI.

Uma interface cérebro-computador é um sistema que estabelece um meio de comunicação direto entre o cérebro de um ser humano e um computador [Leite, 2016] sem a utilização de meios motores convencionais. Ela permite, além do estudo das funcionalidades do cérebro, o desenvolvimento de equipamentos que auxiliam pessoas com deficiências motoras por meio de geração de comandos a partir do sinal cerebral para controle destes equipamentos.

De um modo geral, a BCI pode ser dividida em três partes: (i) aquisição de sinais, (ii) processamentos de sinais e (iii) interface de controle. A primeira consiste na aquisição de sinais eletromagnéticos do cérebro do usuário. Neste projeto, os sinais são armazenados utilizando o método de eletroencefalografia, na qual o sinal (Eletroencefalograma, ou EEG) é capturado a partir de eletrodos secos posicionados no escalpo de um indivíduo em posições pré-determinadas [Leite, 2016], [Costa, 2015], [Wolpaw, 2002]. O sinal captado pelos eletrodos é de baixa intensidade e, portanto, amplificadores também são necessários nesta etapa, bem como conversores A/D para transmissão da informação para o sistema computacional. A segunda etapa é responsável pela extração de características, seleção de atributos e classificação do sinal digitalizado. Há várias abordagens que permitem a extração de informações do EEG, mas a utilizada neste projeto é conhecida como SSVEP (do inglês, Steady State Visually Evoked Potential). Nela, o indivíduo é

exposto a estímulos com frequências específicas enquanto seu EEG é armazenado. A amplitude [Wolpaw, 2002] e a fase [Zhu et al. 2011], [Wittevrongel e Hull, 2016] da atividade cerebral do córtex visual do indivíduo são alteradas com uma tendência de sincronização com o estímulo na qual o usuário está focando sua atenção, o que permite discriminar para qual estímulo apresentado o indivíduo está olhando. Conhecendo qual estímulo está sendo observado pelo usuário, pode-se atribuir comandos para controle da aplicação utilizada (etapa iii).

DESCRIÇÃO DO SISTEMA:

O sistema físico completo que descreve o projeto desenvolvido se encontra na Figura 1. Ele é composto por três partes principais: (i) o computador, responsável por coletar os dados do EEG e as informações das fases dos estímulos, bem como realizar todo o processamento de sinais, (ii) o sistema de aquisição de EEG, responsável por coletar e enviar os sinais cerebrais ao computador, bem como transmitir um sinal de sincronismo ao (iii) sistema de estimulação visual, objeto de estudo deste projeto, responsável por produzir os estímulos cintilantes em frequências específicas e por registrar e enviar as fases dos estímulos ao computador.




Figura 1 - Sistema completo

Para o projeto, escolheu-se o microcontrolador ATMEGA2560 da Microchip, mais especificamente a placa de prototipagem Arduino MEGA. Ela possui todas as características necessárias para implementação do sistema: relógio com alta precisão de 16MHz, temporizadores de 16 bits para geração dos estímulos, interface UART para transmissão dos dados, interrupções externas para o sincronismo, 54 pinos digitais (15 deles permitem a utilização de PWM, do inglês, *Pulse Width Modulation*) entre outros recursos.

Os estímulos visuais são gerados a partir de LEDs (LED, do inglês *light-emitting diode*) que piscam em frequências determinadas com *duty cycle* de 50%. Optou-se pela utilização de um máximo de 16 estímulos simultâneos com uma faixa de 1 a 200 Hz. Para a geração dos sinais que acionam os leds, foi usado um temporizador de 16 bits. A sua escolha se deve ao fato de o temporizador possuir hardware que opera de modo independente do processador, diminuindo a interferência do programa principal no resultado. Além disso, o temporizador permite a utilização dos 16 estímulos simultâneos definidos acima. O mecanismo que produz os sinais se baseia em interrupções periódicas que ocorrem em intervalos de tempo de 30us, formando uma base de tempo comum para todos os LEDs.

A comunicação entre o computador e o microcontrolador é feita por meio de uma interface serial UART: é possível configurar os estímulos enviando comandos do computador ao microcontrolador, bem como registrar e enviar as fases dos sinais de estimulação do microcontrolador para o computador. O protocolo de comunicação desenvolvido para controle do sistema embarcado é descrito na Tabela 1. Além disso, um comando composto pela sequência “AKL” para

Comando	Ação
LN ^F *	Configura o LED N com frequência F = 10*frequência alvo
P [*]	Desliga todos os LEDs
I [*]	Liga todos os LEDs configurados
AN [*]	Liga o LED N
DN [*]	Desliga o LED N
FN [*]	Retorna a frequência real do LED
TF [*]	Configura a taxa de amostragem utilizada
SL [*]	Ativa a transmissão serial
SD [*]	Desliga a transmissão serial

Tabela 1 - Comandos utilizado para o protocolo de comunicação

iniciar a comunicação do computador com o microcontrolador foi definido. Sua função é evitar que transmissões do computador ao microcontrolador não previstas durante a conexão entre os dois sejam interpretadas como comandos.

O registro das fases deve ser sincronizado com o EEG. O sinal de sincronismo é composto por rajadas de pulsos com frequência de 38,4 kHz, e cada rajada é formada por 24 pulsos de 3,7 MHz. A taxa de amostragem do EEG é um submúltiplo da frequência de 38,4 kHz. É necessário extrair os instantes de amostragem do sinal de sincronismo e, para isso, um mecanismo de sincronização baseado na contagem de pulsos do sinal de sincronismo foi proposto.




Figura 2 - Sinal de sincronismo gerado pelo sistema de aquisição

Para uma taxa de amostragem T_a , o número de pulsos a ser contado é $Nr = \frac{38400}{T_a} * 24$. O sinal de sincronismo gerado pelo amplificador de EEG é usado como relógio de um temporizador no modo *Clear Timer on Compare Match*. Sempre que o número de rajadas Nr é atingido (ou, equivalentemente, foi transcorrido um intervalo de tempo igual a um período de amostragem), a interrupção do temporizador é acionada e as fases dos estímulos são registradas e enviadas para serem armazenadas no computador.

RESULTADOS E DISCUSSÃO:

É necessário que o sistema projetado seja validado para garantir seu correto funcionamento. Para isso, alguns testes foram realizados. O primeiro teste se refere à base de tempo. Foram gerados 16 estímulos enquanto a transmissão serial das fases estava ativa para garantir o pior cenário possível. A base de tempo foi registrada por um analisador lógico com taxa de amostragem de 24Mhz. As medições obtidas foram de 30.75us e 29.33us. Assim, a base de tempo foi validada, visto que a sua medição foi muito próxima de 30us, sem sofrer influência significativa comunicação serial.

Outra validação considerada foi a da frequência dos estímulos. Foram escolhidas as 16 frequências com maior erro teórico para serem geradas enquanto a fase era enviada pela transmissão serial e as frequências registradas. O analisador lógico foi utilizado com uma taxa de amostragem de 24Mhz e os erros obtidos na prática foram próximos ao previsto teoricamente, validando as frequências geradas.

Frequência nominal [Hz]	156.5	158	159.5	161	167.5	171	174.5	182	184	188.5	190.5	192.5	195	197	197.5	199.5
Frequência medida [Hz]	157.3	158.8	160.2	160.3	166.7	171.9	173.7	181.2	183.2	189.4	191.6	191.6	196.1	196.1	198.4	198.4
Erro teórico (%)	0.468	0.462	0.474	0.462	0.497	0.480	0.509	0.462	0.462	0.474	0.562	0.483	0.553	0.468	0.462	0.545
Erro medido (%)	0.511	0.506	0.439	0.435	0.478	0.526	0.458	0.439	0.435	0.477	0.577	0.467	0.564	0.457	0.456	0.551

Tabela 2 - Frequências e erros obtidos para dezesseis frequências diferentes

Há também o teste do mecanismo de sincronização, que deve verificar a quantidade de pulsos do sinal de sincronismo contada pelo microcontrolador. Devido ao modo com que o sincronismo funciona, a frequência com que a interrupção é chamada é definida pela taxa de amostragem que, para o teste, foi de 1.92kHz. É esperado que a interrupção ocorra a cada 20 pulsos do sincronismo. O ensaio foi realizado com a UART e todos os leds ligado.




Figura 3 - Ensaio do mecanismo de sincronização

Utilizou-se o analisador lógico em 24Mhz e, de acordo com a Figura 3, a interrupção ocorre duas vezes para 40 pulsos do sinal de sincronismo, como era de se esperar. Como o ensaio foi realizado em 1.92kHz, taxa de amostragem maior que a normalmente usada, o mecanismo de sincronismo foi validado pois este é um cenário menos favorável que o obtido na prática.

O último teste realizado foi o de registro das fases dos estímulos no computador. Ele consiste em recuperar a frequência de cada estímulo a partir dos registros de fases armazenados no computador por meio de um algoritmo desenvolvido no software Octave utilizando taxa de 256Hz.

Frequência nominal [Hz]	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26
Frequência recuperada [Hz]	11.03	12.03	13.04	14.05	15.04	16.04	17.05	18.06	19.08	20.09	21.07	22.09	23.07	24.13	25.09	26.12

Tabela 3 - Frequências recuperadas a partir do registro de fase

Os resultados obtidos se encontram na Tabela 3. É possível perceber que há a existência de erro na frequência recuperada, porém a maior parte dele se deve à taxa de amostragem relativamente baixa utilizada no teste e, assim, as frequências recuperadas apresentam bom grau de aproximação em relação às nominais, validando o registro de fase do sistema.

CONCLUSÕES:

O sistema projetado apresentou bons resultados nos testes de validação, atendendo às especificações que foram estabelecidas para o seu funcionamento. Esse sistema será fundamental para a viabilização do aprofundamento da pesquisa sobre o uso da informação de fase do sinal evocado em BCIs baseadas em SSVEP. A construção física do painel de LEDs, prevista no projeto, não pode ser concluída devido a limitações de acesso à faculdade durante o período de pandemia, porém toda a programação do sistema embarcado está desenvolvida e pronta para ser utilizada.

BIBLIOGRAFIA

- [Wolpaw, 2002] Wolpaw, Jonathan R., et al. "**Brain-computer interfaces for communication and control.**" *Clinical neurophysiology* 113.6 (2002): 767-791.
- [Zhu et al. 2011] Zhu D., Garcia-Molina G., Mihajlović V., Aarts R.M. (2011). "**Online BCI Implementation of High-Frequency Phase Modulated Visual Stimuli**". In: Stephanidis C. (eds) 23 Universal Access in Human-Computer Interaction. Users Diversity. UAHCI 2011. Lecture Notes in Computer Science, vol 6766. Springer, Berlin, Heidelberg.
- [Wittevrongel e Hull, 2016] B. Wittevrongel, M. M. V. Hulle "**Frequency- and Phase Encoded SSVEP Using Spatiotemporal Beamforming**", *PloS one* 11.8 (2016): e0159988
- [Leite, 2016] LEITE, Sarah Negreiros de Carvalho. "**Contribuições ao desenvolvimento de interfaces cérebro-computador baseadas em potenciais evocados visualmente em regime estacionário**". 2016. 1 recurso online (181 p.). Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas, SP. Disponível em: <<http://www.repositorio.unicamp.br/handle/REPOSIP/305442>>. Acesso em: 30 ago. 2020.
- [Costa, 2015] COSTA, Thiago Bulhões da Silva. "**Desenvolvimento de interface cérebro-computador baseada em potenciais evocados visualmente em regime estacionário**". 2015. 1 recurso online (158 p.). Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas, SP. Disponível em: <<http://www.repositorio.unicamp.br/handle/REPOSIP/259836>>. Acesso em: 29 ago. 2020.
- [g.tec, 1999] "**g.tec medical engineering**", g.tec medical engineering GmbH, 1999. [Online]. Disponível em: <http://www.gtec.at/>. [Acesso em 06 10 2019].